#Verilog HDL

NNgen是一个开源编译器，能为深度神经网络生成特定模型的硬件加速器。它从输入模型定义中生成Verilog HDL源代码和IP核心包（IP-XACT），包括处理引擎、片上存储器、片上网络、DMA控制器和控制电路，且无需外部电路或CPU的额外控制。NNgen使用Veriloggen，一个用Python编写的开源高层次综合编译器，可为新的DNN算法和应用进行定制。